[討論] EDA cloud LVS差異討論

看板 Electronics

作者 rogerham (rogerham)

時間 2014-03-13 20:03:39

留言 29 ( 17推 1噓 11→ )

最近CIC改成EDA cloud方式的下線流程，我們的Design為Mixed-signal的SoC設計，如今將原本在各校工作站皆DRC LVS驗證過之data base， import到EDA cloud使用，遇到非常多的問題，尤其是LVS方面，想藉由此版與各位大大分享及討論不同之處。有鑑於error有點多，我們目前發現的問題大概有下列幾點: 1.大小寫需hierarchical對應。 2.Pin name與次級sub cell的node name要一模一樣。請問有經驗的前輩能夠分享一下規則變化，謝謝。 -- ※ 發信站: 批踢踢實業坊(ptt.cc)

留言

→ Charlie5566 還沒跑過流程, 以後台灣的ics研究所不知道會怎樣 03/13 21:42 1F

→ rogerham 比較晚畢業而已，design時間變2倍= = 03/13 22:38 2F

推 deathcustom 現在的NTUGIEE ICS已經三年畢業惹，兩倍就...GG惹 03/13 23:19 3F

→ rogerham 人人有博班念囉~ 03/13 23:26 4F

推 jamtu 沒事別來做類比XDDDD 03/14 06:28 5F

推 longpencial 朝聖~大家加油! 03/14 11:14 6F

→ chen20 畫完跑完posim都不知道什麼時候惹~~ 03/14 11:31 7F

推 gppo 大小寫的部分可以改設定檔 03/14 21:03 8F

推 mos888tw 搞那些EDA tool的時間不會比你design的時間少XD 03/14 21:31 9F

→ lusitani 應該是要防堵某些"PC端的作業"吧... 03/15 07:27 10F

推 JerroLi EDA Cloud 要怎麼改設定檔？ 03/15 16:37 11F

→ Baneling 真的超無言的.......... 03/15 23:49 12F

推 gppo 跑LVS時會吃一個.rule檔把裡面的CASE YES改成CASE NO 03/16 19:45 13F

推 JerroLi 謝謝 gppo 03/17 16:49 14F

→ rogerham nand/nor會認input 03/17 22:27 15F

推 gppo 本來是可以在rule檔寫 LVS RECOGNIZE GATES ALL 但他似乎已經 03/18 11:31 16F

→ gppo 也寫死在後台了寫在rule檔會被說是重複的指令 03/18 11:32 17F

推 peter21222 請問怎麼把製成資料複製到PDK資料夾....搞好久-.- 03/19 18:15 18F

推 gppo 現在製程資料不是都看不到了嗎? 03/19 20:50 19F

→ peter21222 假如LVS在EDA跟以前server的error數不同，是rule有變 03/28 11:15 20F

推 JerroLi LVS RECOGNIZE GATES 這個設定好像可以用了 @@a 03/28 22:02 21F

推 gppo 謝謝JerroLi~ 03/28 22:10 22F

推 JerroLi 不客氣~ 感謝 CIC 工程師~ 03/28 22:11 23F

推 fordayever dff 04/01 14:38 24F

→ rogerham 天阿~~~都硬改完了才給我這好消息Zzz 04/06 18:14 25F

推 lin089170 有用有推 04/20 23:02 26F

噓 huk40199 真搞不懂台灣人要自卑到什麼時候 01/20 15:00 27F

→ huk40199 要不要看一下0050去年跑贏sp500 01/20 15:00 28F

推 burnoutlove 自強開的IC課有用嗎?7小時上完電子學(一) ???!!! 01/25 07:16 29F

[討論] EDA cloud LVS差異討論

留言

最新文章