Re: 請問設計 IC 的tool及語法有哪些?
※ 引述《Acme ( )》之銘言：
: ※ 引述《deathcustom (我要攻陷電子學)》之銘言：
: : 最常用的語法是Verilog-XL(digital), Verilog-A(Analog), Spice(both)
: : 這些是比較高階的，其中Verilog又比Spice高階
: 這叫做simulation的tool,不是語法...
: 另外Verilog-XL 算舊了 ... nc-verilog 比較新
: vcs , modelsim ....
: 還有SPICE是跑analog的..,非常低階,不是比較高階的那一類....
在我眼裡，Verilog HDL, VHDL, SPICE都很高階嚕
低階的是自己去畫layout
你可以想像自己畫4bit-算數器（加法減法）
花了我快一天=.=
可是HSPICE我只花一個小時就寫完了
HDL的話，大概幾分鐘吧orz
--
※ 發信站: 批踢踢實業坊(ptt.cc)